Transistor-Level Defect-Tolerant Techniques for Reliable Design, Fachbücher von Farhan Khan

Das Buch "Transistor-Level Defect-Tolerant Techniques for Reliable Design" bietet eine umfassende Untersuchung neuartiger Techniken zur Fehlertoleranz auf Transistorebene in der Nanoelektronik. Es wird ein innovativer Ansatz vorgestellt, bei dem jeder Transistor durch eine N^2-Transistorstruktur ersetzt wird, um eine hohe Fehlerresistenz gegenüber permanenten Defekten zu gewährleisten. Die Analyse umfasst sowohl theoretische als auch experimentelle Aspekte der Fehlertoleranz, insbesondere bei stuck-open und stuck-short Defekten. Die Ergebnisse zeigen, dass die Kombination von Fehlerresistenz auf Transistor- und Gatelogik-Ebene die Zuverlässigkeit von Schaltungen erheblich verbessert. Darüber hinaus wird die Anwendung der N^2-Transistorstruktur zur Handhabung von weichen Fehlern untersucht, wobei ein neuartiger Ansatz auf Basis der quadded Transistorstruktur vorgeschlagen wird. Dieses Fachbuch richtet sich an Fachleute und Studierende, die sich mit fortschrittlichen Techniken in der Schaltungsdesign und Fehlertoleranz beschäftigen.